

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-185912

(43)Date of publication of application : 06.07.2001

(51)Int.Cl.

H01P 1/36

H01P 1/383

(21)Application number : 2000-271671

(71)Applicant : MURATA MFG CO LTD

(22)Date of filing : 07.09.2000

(72)Inventor : NIIMURA SATORU

OKADA TAKEKAZU

MAKINO TOSHIHIRO

NAKADA TAKAO

(30)Priority


Priority number : 11291577 Priority date : 13.10.1999 Priority country : JP

(54) NON-RECIPROCAL CIRCUIT ELEMENT AND COMMUNICATION DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a non-reciprocal circuit element which exhibits non- reciprocal characteristics over a wide band and has low insertion loss and a communication device which uses it.

SOLUTION: A substrate 14 is provided with a 1st center electrode 4a and a 2nd center electrode 4b and the substrate 14 is provided between a ferrite plate 5 and a magnet 6; and solder resist film is formed on the surface of the substrate 14 to isolate the magnet 6 and center electrodes from each other. Consequently, conductor loss caused by a high-frequency current flowing to the magnet 6 is suppressed to reduce the insertion loss of the non-reciprocal circuit element.



LEGAL STATUS

[Date of request for examination] 29.05.2002

[Date of sending the examiner's decision of rejection] 22.06.2004

[Kind of final disposal of application other than the
examiner's decision of rejection or application
converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of
rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2001-185912

(P2001-185912A)

(43) 公開日 平成13年7月6日 (2001.7.6)

(51) Int.Cl.⁷

識別記号

F I

テーマコード(参考)

H 0 1 P 1/36
1/383

H 0 1 P 1/36
1/383

A 5 J 0 1 3
A

審査請求 未請求 請求項の数12 O L (全 13 頁)

(21) 出願番号 特願2000-271671(P2000-271671)

(22) 出願日 平成12年9月7日 (2000.9.7)

(31) 優先権主張番号 特願平11-291577

(32) 優先日 平成11年10月13日 (1999.10.13)

(33) 優先権主張国 日本 (J P)

(71) 出願人 000006231

株式会社村田製作所

京都府長岡京市天神二丁目26番10号

(72) 発明者 新村 悟

京都府長岡京市天神二丁目26番10号 株式
会社村田製作所内

(72) 発明者 岡田 剛和

京都府長岡京市天神二丁目26番10号 株式
会社村田製作所内

(74) 代理人 100084548

弁理士 小森 久夫


最終頁に続く

(54) 【発明の名称】 非可逆回路素子および通信装置

(57) 【要約】

【課題】 広帯域に亘って非可逆特性を示し、且つ挿入損失の低い非可逆回路素子およびそれを用いた通信装置を提供する。

【解決手段】 基板14に第1の中心電極4aと第2の中心電極4bを設け、フェライト板5と磁石6との間に基板14を設ける構造において、基板14の表面に半田レジスト膜を設け、この半田レジスト膜によって磁石6と中心電極とを離間させる。これにより磁石6に高周波電流が流れることによる導体損失を抑え、非可逆回路素子の挿入損失を低減する。



【特許請求の範囲】

【請求項1】 一端が入力端子に接続され、他端が接地された第1の中心電極と、第1の中心電極に対して絶縁状態で交差するとともに、一端が出力端子に接続され、他端が接地された第2の中心電極と、第1・第2の中心電極に近接するフェリ磁性体と、該フェリ磁性体に対して略垂直に静磁界を印加する磁石と、一端が前記入力端子に接続され、他端が接地された第1のコンデンサと、一端が前記出力端子に接続され、他端が接地された第2のコンデンサを含む非可逆回路素子において、前記磁石と前記第1または第2の中心電極との間に絶縁スペースを設けたことを特徴とする非可逆回路素子。

【請求項2】 前記第1・第2の中心電極を、基板の両面に設けた導体パターンにより構成し、前記絶縁スペースを、前記導体パターンの表面に形成したレジスト膜で構成したことを特徴とする請求項1に記載の非可逆回路素子。

【請求項3】 前記入力端子と前記出力端子間に接続される抵抗を、前記基板上に実装したことを特徴とする請求項2に記載の非可逆回路素子。

【請求項4】 前記導体パターンを、厚みが30 μ m以上の金属箔で構成し、前記レジスト膜の厚みを50 μ m以上にしたことを特徴とする請求項2または3に記載の非可逆回路素子。

【請求項5】 前記絶縁スペースを前記磁石に貼付した絶縁フィルムで構成したことを特徴とする請求項1に記載の非可逆回路素子。

【請求項6】 前記第1と第2の中心導体の交差角度を90度から100度の範囲内の所定角度にした請求項1～5のうちのいずれかに記載の非可逆回路素子。

【請求項7】 前記フェリ磁性体を略直方体形状にしたことを特徴とする請求項1～6のうちのいずれかに記載の非可逆回路素子。

【請求項8】 前記第1・第2のコンデンサの容量値を略等しくしたことを特徴とする請求項1～7のうちのいずれかに記載の非可逆回路素子。

【請求項9】 前記第1・第2の中心電極、前記フェリ磁性体、前記磁石、および前記第1・第2のコンデンサを、それぞれシールドするとともに前記静磁界を印加するための磁気回路を構成するヨークで囲み、該ヨークを接地電位としたことを特徴とする請求項1～8のうちのいずれかに記載の非可逆回路素子。

【請求項10】 前記ヨークと前記中心電極との間に絶縁体層を設けたことを特徴とする請求項9に記載の非可逆回路素子。

【請求項11】 アース端子を複数個設けるとともに、少なくとも2つのアース端子と前記入力端子を前記ケースの一方の側部に設け、他の少なくとも2つのアース端子と前記出力端子を前記ケースの他方の側部に設けたことを特徴とする請求項1～10のうちのいずれかに記載の

非可逆回路素子。

【請求項12】 請求項1～11のうちのいずれかに記載の非可逆回路素子を用いた通信装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】この発明は、マイクロ波帯などで使用されるアイソレータやジャイレータなどの非可逆回路素子およびそれらを用いた通信装置に関するものである。

10 【0002】

【従来の技術】マイクロ波帯などで使用される非可逆回路素子が、①米国特許4016510号、②特開昭52-134349号、③特開昭58-3402号、④特開平9-232818号および⑤特開平8-8612号に示されている。

【0003】上記非可逆回路素子は、所定角度で交差する中心電極をフェライト板に設け、フェライト板に静磁界を印加するようにした素子であり、フェライト板のフェリ磁性特性を利用し、中心電極によって生じる高周波磁界の偏波面をファラデー回転の原理によって回転させることによって、非可逆特性を生じさせるようにしたものである。

20 【0004】

【発明が解決しようとする課題】上記⑤の非可逆回路素子のように、第1～第3の中心電極を用いたものでは、第3の中心電極の整合インピーダンスがリアクタンス成分を持ち、そのインピーダンスが周波数に依存するため、良好な非可逆特性が得られる周波数範囲が狭くなる。すなわちアイソレータとして用いる場合のアイソレーション特性は必然的に狭帯域となる。

30 【0005】

本願発明の発明者等は、広帯域に亘って良好な非可逆特性を示す非可逆回路素子を得るために鋭意検討および実験を行った。その過程で、広帯域に亘って挿入損失を劣化させている原因を見いだした。すなわち、従来の非可逆回路素子においては、永久磁石（以下、単に磁石という。）に高周波電流が流れて、磁石の電気抵抗によって電力が消費され、このことが挿入損失を増大させる原因となっていた。

【0006】この発明の目的は、広帯域に亘って非可逆特性を示し、且つ挿入損失の低い非可逆回路素子およびそれを用いた通信装置を提供することにある。

40 【0007】

【課題を解決するための手段】この発明は、中心電極による高周波磁界が磁石を通り、磁石に高周波電流が流れることによる電力消費を抑えるため、一端が入力端子に接続され、他端が接地された第1の中心電極と、第1の中心電極に対して絶縁状態で交差するとともに、一端が出力端子に接続され、他端が接地された第2の中心電極と、第1・第2の中心電極に近接するフェリ磁性体と、該フェリ磁性体に対して略垂直に静磁界を印加する磁石

50

と、一端が前記入力端子に接続され、他端が接地された第1のコンデンサと、一端が前記出力端子に接続され、他端が接地された第2のコンデンサとを含む非可逆回路素子を構成し、前記磁石と第1または第2の中心電極との間に絶縁スペーサを設ける。

【0008】この構造により、中心電極と磁石との密着が避けられ、第1または第2の中心電極による高周波磁界と磁石との結合が弱まり、磁石に誘起される高周波電流による導体損失も低減される。

【0009】また、この発明は、第1・第2の中心電極を、基板の両面に設けた導体パターンにより構成し、その表面にレジスト膜を設けることにより、そのレジスト膜を上記絶縁スペーサとして用いる。

【0010】また、この発明は、上記入力端子と出力端子間に接続される抵抗を、上記中心電極を設けた基板上に実装する。この構造により、抵抗の実装構造を簡単にし、アイソレータの構成を容易にする。

【0011】また、この発明は、上記導体パターンを、厚みが30 μ m以上の金属箔で構成し、レジスト膜の厚みを50 μ m以上にする。これにより、中心電極自体による導体損失を抑え、磁石による導体損失も効率よく抑える。

【0012】また、この発明は、上記磁石に絶縁フィルムを貼付することにより、その絶縁フィルムを、磁石と中心電極間の絶縁スペーサとして用いる。

【0013】また、この発明は、第1と第2の中心導体の交差角度を90度から100度の範囲内の所定角度にする。これにより所望のアイソレーション特性を得る。

【0014】また、この発明の非可逆回路素子は、上記フェリ磁性体を略直方体形状にする。これにより中心電極をフェリ磁性体の対角方向に配置して、長い中心電極を効率よく配置し、フェリ磁性体が小型であっても低損失特性を得る。

【0015】また、この発明は、第1・第2のコンデンサの容量値を略等しくする。このことにより、第1・第2の中心電極のインダクタンスに差があっても、入力端子から出力端子への順方向透過信号の位相と、出力端子から入力端子への逆方向透過信号の位相との差を略180°として、所望のアイソレーション特性を得る。

【0016】また、この発明は、第1・第2の中心電極、前記フェリ磁性体、前記磁石、および前記第1・第2のコンデンサを、それぞれシールドするとともに前記静磁界を印加するための磁気回路を構成するヨークで囲み、該ヨークを接地電位とする。この構造により第1・第2の中心電極とコンデンサをヨークと共に接地電位として、シールドする。

【0017】また、この発明は、上記ヨークと中心電極との間に絶縁体層を設ける。これにより、中心電極からヨークを離して、ヨークで発生する高周波電流を抑え、Qを高め、挿入損失を低減する。

【0018】また、この発明は、アース端子を複数個設けるとともに、少なくとも2つのアース端子と前記入力端子を前記ケースの一方の側部に設け、他の少なくとも2つのアース端子と前記出力端子を前記ケースの他方の側部に設ける。これにより、アース接続を強くして、不要なインダクタンスや静電容量成分を抑え、直達波を低減し、帯域幅（低挿入損失特性を示す帯域幅）を広くする。

【0019】さらに、この発明は、上記のいずれかの非可逆回路素子を用い、例えば発振回路の出力部や、フィルタの入力部に設けることなどによって通信装置を構成する。

【0020】

【発明の実施の形態】この発明の第1の実施形態に係るアイソレータの構成を図1～図6を参照して説明する。図1はアイソレータの分解斜視図である。ここで1は樹脂製のケースであり、入出力端子とアース端子3をインサートモールド成形している。2aは、一方の入出力端子であり、図における左後方の側部には他の入出力端子と他の2つのアース端子を設けている。ケース1の内底面には、2つの入出力端子の内側の端部を露出させている。5は、フェリ磁性体であるフェライト板、7a、7bは図における上下面を電極とするコンデンサ、8はチップ抵抗である。9は強磁性体からなる下部ヨークである。ケース1の内部には、コンデンサ7a、7bおよびチップ抵抗8をそれぞれ配置し、フェライト板5をケース1と下部ヨーク9により構成する凹部に収納する。14は絶縁基板であり、その上下面に90度から100度の範囲内の所定の交差角度で交差する第1の中心電極4aおよび第2の中心電極4bを形成している。この2つの中心電極4a、4bの一方の端部はスルーホールを介して図における下面に引き出している。また他方の端部同士をスルーホールを介して接続している。この基板14は、絶縁性基材の両面に銅箔を貼り付けた高周波回路基板をパターンニングすることにより形成している。6は中心電極4a、4bおよびフェライト板5に対して静磁界を印加するための磁石である。10は強磁性体からなる上部ヨークであり、この上部ヨーク10の内面（図における下面）に磁石6を貼り付けている。

【0021】以上のように各部を構成し、ケース1の内部にフェライト板5を収納し、コンデンサ7a、7bを載置し、これらのコンデンサ7a、7bをケース1との間で挟み込むように基板14を載置する。またチップ抵抗8は基板14の図における下面に、第1と第2の中心電極4a、4bのそれぞれの端部間を接続するように実装する。そして、ケース1の下部に下部ヨーク9を取り付け、あらかじめ磁石6を取り付けた上部ヨーク10を被せることによって、全体としてアイソレータを構成する。

【0022】図2は上記アイソレータの主要部の断面図

である。この図に示すように、基板14の両面の全面に半田レジスト膜11を形成している。したがって、第1の中心電極4aと第2の中心電極4bの表面にはそれぞれ半田レジスト膜11が存在している。そのため、磁石6が基板14側に密着したとしても、磁石6と第1の中心電極4aとは、半田レジスト膜11の厚みだけ離間することになる。また、中心電極と図外の上部ヨークとの間隔も半田レジスト膜の層分、さらに離間することになる。同様にフェライト板5と第2の中心電極4bの間も、少なくとも半田レジスト膜11の厚み分だけ離間することになる。上記半田レジスト膜11は50 μ m以上であり、第1・第2の中心電極の厚みは30 μ m以上である。

【0023】ここで、磁石と中心電極との間の距離と挿入損失(1L)との関係を求めた結果を図12の(A)に示す。磁石と中心電極との距離が近いと、磁石に渦電流による高周波電流が流れて、磁石の電気抵抗によって電力が消費される。また、磁石は誘電体正接($\tan \delta$)が大きいため、磁石を中心電極に密着させると、誘電体損も大きくなる。さらに、ヨークと中心電極との間隔が狭くなる程、渦電流による高周波電流が流れて、ヨークの電気抵抗によって電力が消費される。これらの原因によって挿入損失が増大する。

【0024】この損失を小さくするために、中心電極と磁石との間、および中心電極とヨークとの間を半田レジスト膜で離間させるが、外形寸法5mm \times 5mm \times 2mmのアイソレータにおいて、上記半田レジスト膜の厚みを変化させたとき、挿入損失(1L)は、図12の

(A)に示すように変化する。このように、半田レジスト膜の厚みが厚くなる程、挿入損失(1L)は減少するが、50 μ mを超える付近で急に飽和する。この半田レジスト膜の厚みが50 μ mのとき、挿入損失は1.3dBである。また、上記外形寸法のアイソレータに要求される挿入損失は一般に1.3dB以内である。そこで、上記半田レジスト膜11の厚みは50 μ m以上とする。

【0025】次に、中心電極の厚みと挿入損失(1L)との関係を求めた結果を図12の(B)に示す。ここで半田レジスト膜の厚みは、上述した50 μ mとしている。中心電極の厚みが厚くなる程、その電気抵抗は小さくなる(Qが大きくなる)ため、挿入損失が小さくなる。この中心電極の厚みを変化させたとき、挿入損失(1L)は、図12(B)に示すように変化する。このように、中心電極の厚みが厚くなる程、挿入損失(1L)は減少するが、30 μ mを超える付近で急に飽和する。この中心電極の厚みが30 μ mのとき、挿入損失は1.3dBである。また、上述のとおり、要求される挿入損失は一般に1.3dB以内であるので、上記中心電極4a、4bの厚みは30 μ m以上とする。但し、アイソレータの高さを極力薄くするためには、中心電極4a、4bを30 μ mまたはそれに近似する厚さにする。

【0026】図3は上記アイソレータの回路図である。但し、この例ではフェライト板5を円板形状に描いている。図に示すように、入力端子2aとアース端子3との間に第1の中心電極4aが接続され、出力端子2bとアース端子3との間に第2の中心電極4bが接続され、入力端子2aとアース端子3との間にコンデンサC1が接続れ、出力端子2bとアース端子3との間に第2のコンデンサC2が接続され、さらに入力端子2aと出力端子2bとの間に抵抗Rが接続された回路となる。

【0027】図4は上記アイソレータの動作原理を説明するための回路図、図5はアイソレータの等価回路図である。図4において矢印は中心電極の下の高周波磁界の向きである。今、順方向の信号の透過を考えると、図4の(A)に示すように、抵抗Rの両端は同位相同振幅となって、抵抗Rには電流が流れず、入力端子2aからの入力信号がそのまま出力端子2bから出力される。

【0028】逆方向の信号の入射を考えると、(B)に示すように、フェライト板5を通過する高周波磁界の向きが(A)の場合とは逆方向となって、抵抗Rの両端に逆相の信号が発生し、抵抗Rで電力消費される。そのため、理想的には入力端子2aからは信号が出力されない。

【0029】実際には、上記中心電極4a、4bの交差角度とファラデー回転による偏波面の回転角度に応じて、信号の順方向透過時と逆方向入射時とで、上記抵抗Rの両端の位相差が変化する。そのため、挿入損失が小さく、且つ高いアイソレーション特性が得られるように、外部磁界の強度と中心電極4a、4bの交差角度を定める。フェライト板に印加される磁界の強度は通常、0.09~0.17[T]であるため、中心電極4a、4bの交差角度を90度から100度の範囲内に設定すれば、挿入損失が小さく、且つ高いアイソレーション特性が得られる。

【0030】上記の動作は、図5の等価回路において、抵抗Rを取り除いた場合のS12(逆方向伝搬信号)とS21(順方向透過信号)の位相差が180°になることである。もし、中心電極4a、4bのインダクタンスL1、L2に差があると、位相差が180°からずれることになるが、コンデンサC1、C2を設け、その静電容量の値を等しくすれば、上記位相差のずれは抑えられる。そこで、S21とS12の振幅差が0.2dB程度であっても、理論上、アイソレーションを30dB以上とするため、上記コンデンサ7a、7b(C1、C2)の容量値の差を ± 0.05 (5%)で略等しくする。これにより、第1・第2の中心電極のパターン形成寸法にばらつきがあっても、良好なアイソレーション特性が得られる。

【0031】図6は、この実施形態に係るアイソレータと、従来のアイソレータの挿入損失特性を比較したものである。Aはこの実施形態に係るアイソレータの場合、

Bは基板表面に半田レジスト膜が無いアイソレータの場合である。このように、基板表面の半田レジスト膜によって、中心電極と磁石とを離間させたことにより、広い周波数範囲に亘って挿入損失を低減することができる。

【0032】次に、第2の実施形態に係るアイソレータの構成を図7を参照して説明する。図7は第2の実施形態に係るアイソレータの主要部の断面図であり、第1の実施形態として示した図2に対応させて表したものである。この例では、磁石6の、基板側に面する表面に絶縁フィルム13を貼付している。また基板14の両面の中心電極4a、4bの表面には半田レジスト膜を形成していない。このような構造であっても、磁石6と中心電極4aとの間を、少なくとも絶縁フィルム13の膜厚分だけ離間させることができ、磁石6による電力損失が抑えられ、挿入損失特性が改善される。なお、図7に示した構造で、中心電極4a、4bを形成した基板14の表面に半田レジスト膜を形成してもよい。このことにより、半田レジスト膜の膜厚と絶縁フィルム13の膜厚によって、磁石6と中心電極4aとの間を所定距離だけ離間させることができる。

【0033】次に、第3の実施形態に係るアイソレータの構成を図8～図11を参照して説明する。図8は、アイソレータの分解斜視図である。ここで1は樹脂製のケースであり、入出力端子とアース端子3をインサートモールド成形している。2bは、一方の入出力端子であり、図における左後方の側部には他の入出力端子と他の2つのアース端子を設けている。ケース1の内底面には、2つの入出力端子の内側の端部を露出させている。5は、フェリ磁性体であるフェライト板、7a、7bは図における上下面を電極とするコンデンサ、8はチップ抵抗である。ケース1の内部には、コンデンサ7a、7bおよびチップ抵抗8をそれぞれ配置し、フェライト板5をケース1と下部ヨークにより構成される凹部に収納する。4a、4bはそれぞれ銅箔からなる中心電極であり、フェライト板5の上面から下面にかけて、フェライト板5の対角方向に所定の交差角度で交差するように設けている。6は中心電極4a、4bおよびフェライト板5に対して静磁界を印加するための磁石である。10は強磁性体からなる上部ヨークであり、この上部ヨーク10の内面（図における下面）に磁石6を貼り付けている。12は所定厚みの樹脂製の板からなる絶縁スペーサであり、磁石6と中心電極4a、4bとの間を離間させる。9は強磁性体からなる下部ヨークである。

【0034】以上のように各部を構成し、ケース1の内部にコンデンサ7a、7bおよびチップ抵抗8を載置し、更にフェライト板5とともに中心電極4a、4bを載置する。その状態で、コンデンサ7a、7bをケース1内の電極と中心電極4a、4bとの間に挟み込む。そして、ケース1の下部に下部ヨーク9を取り付け、あらかじめ磁石6を取り付けた上部ヨーク10を被せること

によって、全体としてアイソレータを構成する。

【0035】図9は上記アイソレータの主要部の断面図である。但し、この図では、下部ヨーク9および上部ヨーク10は省略している。図に示すように、中心電極4aと4bの間は絶縁フィルム15で絶縁している。絶縁スペーサ12は中心電極4a、4bの端部と磁石6との間に挟み込むように配置していて、磁石6と中心電極4bとの間を所定間隔に保っている。

【0036】なお、フェライト板5の厚みおよび中心電極の長さによって、アイソレータの入出力インピーダンスは変化するが、そのインピーダンスを入出力線路のインピーダンスに合わせることによって、インピーダンス不整合による損失を低減する。この例では、フェライト板5の底面がケース1の底面より上方に位置するような厚みのフェライト板5を用いているが、ケース1を薄くして、フェライト板5の下面にある中心電極のアース電極を下部ヨークに密着させてもよい。

【0037】図10は上記アイソレータの周波数特性を示す図、図11は比較対照としてのアイソレータの周波数特性を示す図である。図10および図11において（A）は入力反射特性（S11）、（B）は通過特性（S21）、（C）はアイソレーション特性（S12）、（D）は出力反射特性（S22）である。

【0038】ここで、図10の特性を示すアイソレータは、2つの中心電極の交差角度を90度とし、図5に示したように、入出力間に抵抗を接続したものである。また、図11の特性を示すアイソレータは、交差角度120度の3つの中心電極を有し、第3の中心電極の一端を抵抗を介して接地したものである。この2つのアイソレータで用いたフェライト板の寸法は同一である。

【0039】このように、2つの中心電極を用い、その交差角度を120度より狭くしたことにより、広帯域に亘って良好なアイソレーション特性が得られるが、この発明では、このような2つの中心電極を用い、その交差角度を120度より狭めたアイソレータにおいて、挿入損失の低減を図ることにより、広い周波数帯域に亘って挿入損失が小さく、且つ広帯域に亘って良好なアイソレーション特性を得ることができる。

【0040】次に、通信装置の構成を図13を参照して説明する。上記各種のアイソレータを用いて、例えば図13の（A）に示すように、VCOなどの発振器の発振出力部にアイソレータを設け、アイソレータの出力部に接続される送信回路からの反射波が発振器に入射しないようにする。これにより発振器の発振安定性を高める。

【0041】また、図13の（B）に示すように、フィルタの入力部にアイソレータを設けて、アイソレータを整合用に用いる。このことにより、定インピーダンスフィルタを構成する。このような回路を送受信回路部に設けて通信装置を構成する。

【0042】なお、以上に示した各実施形態ではアイソ

レータとして用いる例を示したが、2つのポート間の透過方向によって、位相遅れが異なる特性を示すジャイレータ（非可逆位相器）を構成する場合には、実施形態で示したチップ抵抗8（図3・図4に示した等価回路では抵抗R）を取り除けばよい。

【0043】

【発明の効果】請求項1に記載の発明によれば、中心電極と磁石との密着が避けられ、第1または第2の中心電極による高周波磁界と磁石との結合が弱まり、磁石に誘起される高周波電流による損失も低減される。

【0044】請求項2に記載の発明によれば、導体パターンを形成した基板にレジスト膜を被覆するだけで絶縁スペーサを設けることができるため、全体の構造が簡略化され、部品点数も抑えられる。

【0045】請求項3に記載の発明によれば、抵抗の実装構造が簡単になり、アイソレータを容易に構成することができる。

【0046】請求項4に記載の発明によれば、中心電極自体による導体損失が抑られ、磁石による導体損失も効率よく抑えられる。そのため、挿入損失を効率的よく全体に低減することができる。

【0047】請求項5に記載の発明によれば、磁石に絶縁フィルムを貼付した絶縁フィルムを、磁石と中心電極間の絶縁スペーサとして用いるため、絶縁スペーサを保持するための構造が簡単となり、その組み立ても容易となる。

【0048】請求項6に記載の発明によれば、挿入損失が低く、且つ高いアイソレーション特性が得られる。

【0049】請求項7に記載の発明によれば、中心電極をフェリ磁性体の対角に配置して、長い中心電極を効率よく配置することができ、フェリ磁性体が小型であっても低損失特性が得られる。また、板状または直方体形状のフェリ磁性体から切り出す方法によって構成できるので、その製造が容易となる。

【0050】請求項8に記載の発明によれば、第1・第2の中心電極のインダクタンスに差があっても、入力端子から出力端子への順方向透過信号の位相と、出力端子から入力端子への逆方向透過信号の位相との差が180°となって、所望のアイソレーション特性を得ることができる。

【0051】請求項9に記載の発明によれば、第1・第2の中心電極とコンデンサがヨークと共に接地電位となって、シールドされる。そのため、スブリアスの発生が抑えられる。

【0052】請求項10に記載の発明によれば、中心電極からヨークが離れることにより、ヨークで発生する高周波電流が抑えられてQが高くなり、挿入損失が低減す

るという効果を奏する。

【0053】請求項11に記載の発明によれば、アース接続が強くなって、不要なインダクタンスや静電容量成分が抑えられるので、直達波が低減され、帯域幅が広くなるという効果を奏する。

【0054】請求項12に記載の発明によれば、例えば発振回路の出力部や、フィルタの入力部にアイソレーション特性を有する非可逆回路素子を設けることなどによって、低損失で特性の安定した通信装置が得られる。

10 【図面の簡単な説明】

【図1】第1の実施形態に係るアイソレータの分解斜視図

【図2】同アイソレータの主要部の断面図

【図3】同アイソレータの回路図

【図4】同アイソレータの動作原理を説明するための回路図

【図5】同アイソレータの等価回路図

【図6】同アイソレータと従来のアイソレータの挿入損失特性の例を示す図

20 【図7】第2の実施形態に係るアイソレータの主要部の断面図

【図8】第3の実施形態に係るアイソレータの分解斜視図

【図9】同アイソレータの主要部の断面図

【図10】同アイソレータの周波数特性を示す図

【図11】第3の実施形態に係るアイソレータの比較例としての従来のアイソレータの周波数特性を示す図

【図12】半田レジスト膜の膜厚と挿入損失との関係、および中心導体の厚みと挿入損失との関係を示す図

30 【図13】第4の実施形態に係る通信装置の主要部の構成を示すブロック図

【符号の説明】

1－ケース

2－入出力端子

3－アース端子

4－中心電極

5－フェライト板

6－磁石

7－コンデンサ

40 8－チップ抵抗

9－下部ヨーク

10－上部ヨーク

11－半田レジスト膜


12－絶縁スペーサ

13－絶縁フィルム


14－基板

15－絶縁フィルム




【図1】




【図5】




【図12】




【図13】



【図2】




【図3】




【図4】


(A) 抵抗両端の位相差0度




(B) 抵抗両端の位相差180度




【図7】




【図6】




【図8】




【図9】



【図10】



【図11】



フロントページの続き

(72)発明者 牧野 敏弘
京都府長岡京市天神二丁目26番10号 株式
会社村田製作所内

(72)発明者 中田 隆雄
京都府長岡京市天神二丁目26番10号 株式
会社村田製作所内
F ターム(参考) 5J013 EA01 FA03

* NOTICES *

JPO and NCIP are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] While crossing in the state of an insulation to the 1st center electrode with which the end was connected to the input terminal and the other end was grounded, and the 1st center electrode The 2nd center electrode with which the end was connected to the output terminal and the other end was grounded, and the ferrimagnetic substance close to the 1st-2nd center electrode, The magnet which impresses a static magnetic field to an abbreviation perpendicular to this ferrimagnetic substance, and the 1st capacitor by which the end was connected to said input terminal, and the other end was grounded, The non-reciprocal circuit component characterized by forming an insulating spacer between said magnet and said 1st or 2nd center electrode in the non-reciprocal circuit component containing the 2nd capacitor by which the end was connected to said output terminal, and the other end was grounded.

[Claim 2] The non-reciprocal circuit component according to claim 1 characterized by for the conductor pattern prepared in both sides of a substrate having constituted said 1st-2nd center electrode, and constituting from resist film in which said insulating spacer was formed on the front face of said conductor pattern.

[Claim 3] The non-reciprocal circuit component according to claim 2 characterized by mounting resistance connected between said input terminals and said output terminals on said substrate.

[Claim 4] The non-reciprocal circuit component according to claim 2 or 3 characterized by for thickness having constituted said conductor pattern from a metallic foil 30 micrometers or more, and setting thickness of said resist film to 50 micrometers or more.

[Claim 5] The non-reciprocal circuit component according to claim 1 characterized by constituting from an insulating film which stuck said insulating spacer on said magnet.

[Claim 6] It is a non-reciprocal circuit component given in either among

claims 1-5 which made whenever [crossed-axes-angle / of said the 1st and 2nd central conductor] the predetermined include angle within the limits of 90 to 100 degrees.

[Claim 7] It is a non-reciprocal circuit component given in either among claims 1-6 characterized by making said ferrimagnetic substance into an abbreviation rectangular parallelepiped configuration.

[Claim 8] It is a non-reciprocal circuit component given in either among claims 1-7 characterized by abbreviation etc. spreading and carrying out capacity value of said 1st-2nd capacitor.

[Claim 9] It is a non-reciprocal circuit component given in either among claims 1-8 characterized by having surrounded in the yoke which constitutes the magnetic circuit for impressing said static magnetic field while shielding said 1st-2nd center electrode, said ferrimagnetic substance, said magnet, and said 1st-2nd capacitor, respectively, and making this yoke into touch-down potential.

[Claim 10] The non-reciprocal circuit component according to claim 9 characterized by preparing an insulator layer between said yokes and said center electrodes.

[Claim 11] It is a non-reciprocal circuit component given in either among claims 1-10 characterized by having prepared at least two grounding terminals and said input terminal in one flank of said case, and preparing other at least two grounding terminals and said output terminals in the flank of another side of said case while forming two or more grounding terminals.

[Claim 12] The communication device using the non-reciprocal circuit component given in either among claims 1-11.

[Translation done.]

* NOTICES *

JPO and NCIP are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the communication device using non-reciprocal circuit components, such as an isolator and a gyrator, and them which are used with a microwave band etc.

[0002]

[Description of the Prior Art] The non-reciprocal circuit component used with a microwave band etc. is shown in ** U.S. Pat. No. 4016510 number, ** JP, 52-134349, A, ** JP, 58-3402, A, ** JP, 9-232818, A, and ** JP, 8-8612, A.

[0003] It is made for the above-mentioned non-reciprocal circuit component to produce an irreversible property by preparing the center electrode which crosses at a predetermined include angle in a ferrite plate, being the component it was made to impress a static magnetic field to a ferrite plate, using the ferrimagnetism property of a ferrite plate, and rotating the plane of polarization of the high-frequency field produced with a center electrode by the principle of Faraday rotation.

[0004]

[Problem(s) to be Solved by the Invention] Like the non-reciprocal circuit component of the above-mentioned **, by the thing using the 1st - the 3rd center electrode, in order that the matched impedance of the 3rd center electrode may have a reactance component and the impedance may be dependent on a frequency, the frequency range where a good irreversible property is acquired becomes narrow. That is, the isolation property in the case of using as an isolator serves as a narrow-band inevitably.

[0005] The artificer of the invention in this application etc. conducted examination and an experiment wholeheartedly, in order to obtain the non-reciprocal circuit component which covers a broadband and shows a good irreversible property. The cause of covering a broadband and degrading the insertion loss in the process was found out. That is, in the conventional non-reciprocal circuit component, the high frequency current flowed to the permanent magnet (only henceforth a magnet), and power was consumed with magnetic electric resistance and it had become the cause by which this increased an insertion loss.

[0006] The object of this invention is to show an irreversible property and offer [cover a broadband,] the communication device using a non-reciprocal circuit component and it with a low insertion loss.

[0007]

[Means for Solving the Problem] In order that this invention may hold down the power consumption by the high-frequency field by the center

electrode passing along a magnet, and the high frequency current flowing to a magnet, While crossing in the state of an insulation to the 1st center electrode with which the end was connected to the input terminal and the other end was grounded, and the 1st center electrode The 2nd center electrode with which the end was connected to the output terminal and the other end was grounded, and the ferrimagnetic substance close to the 1st-2nd center electrode, The magnet which impresses a static magnetic field to an abbreviation perpendicular to this ferrimagnetic substance, and the 1st capacitor by which the end was connected to said input terminal, and the other end was grounded, An end is connected to said output terminal, the non-reciprocal circuit component containing the 2nd capacitor by which the other end was grounded is constituted, and an insulating spacer is formed between said magnet and 1st or 2nd center electrode.

[0008] Adhesion with a center electrode and a magnet is avoided according to this structure, association with the high-frequency field and magnet by the 1st or 2nd center electrode becomes weaker, and the conductor loss by the high frequency current by which induction is carried out to a magnet is also reduced.

[0009] Moreover, this invention uses that resist film as the above-mentioned insulating spacer by the conductor pattern prepared in both sides of a substrate constituting the 1st-2nd center electrode, and preparing the resist film in that front face.

[0010] Moreover, this invention mounts resistance connected between the above-mentioned input terminal and an output terminal on the substrate which prepared the above-mentioned center electrode. According to this structure, mounting structure of resistance is simplified and the configuration of an isolator is made easy.

[0011] Moreover, thickness constitutes the above-mentioned conductor pattern from a metallic foil 30 micrometers or more, and this invention sets thickness of the resist film to 50 micrometers or more. Thereby, the conductor loss by the center electrode itself is suppressed, and conductor loss with a magnet is also suppressed efficiently.

[0012] Moreover, this invention uses that insulating film as an insulating spacer between a magnet and a center electrode by sticking an insulating film on the above-mentioned magnet.

[0013] Moreover, this invention makes whenever [crossed-axes-angle / of the 1st and the 2nd central conductor] the predetermined include angle within the limits of 90 to 100 degrees. This acquires a desired isolation property.

[0014] Moreover, the non-reciprocal circuit component of this invention

makes the above-mentioned ferrimagnetic substance an abbreviation rectangular parallelepiped configuration. This arranges a center electrode in the direction of a vertical angle of the ferrimagnetic substance, a long center electrode is arranged efficiently, and even if the ferrimagnetic substance is small, a low loss property is acquired. [0015] Moreover, as for this invention, abbreviation etc. spreads and carries out capacity value of the 1st-2nd capacitor. By this, even if a difference is in the inductance of the 1st-2nd center electrode, a desired isolation property is acquired by considering the difference of the phase of the forward direction transparency signal from an input terminal to an output terminal, and the phase of the hard flow transparency signal from an output terminal to an input terminal as 180 degrees of abbreviation.

[0016] Moreover, this invention is surrounded in the yoke which constitutes the magnetic circuit for impressing said static magnetic field while it shields the 1st-2nd center electrode, said ferrimagnetic substance, said magnet, and said 1st-2nd capacitor, respectively, and it makes this yoke touch-down potential. It shields using the 1st-2nd center electrode and capacitor as touch-down potential with a yoke according to this structure.

[0017] Moreover, this invention prepares an insulator layer between the above-mentioned yoke and a center electrode. By this, a yoke is separated from a center electrode, the high frequency current generated in a yoke is suppressed, Q is raised, and an insertion loss is reduced.

[0018] Moreover, this invention prepares at least two grounding terminals and said input terminal in one flank of said case, and prepares other at least two grounding terminals and said output terminals in the flank of another side of said case while it forms two or more grounding terminals. By this, ground connection is strengthened, an unnecessary inductance and an electrostatic-capacity component are stopped, a direct wave is reduced, and bandwidth (bandwidth which shows a low insertion-loss property) is made large.

[0019] Furthermore, this invention constitutes a communication device by preparing in the output section of an oscillator circuit, and the input section of a filter etc., using one of the above-mentioned non-reciprocal circuit components.

[0020]

[Embodiment of the Invention] The configuration of the isolator concerning the 1st operation gestalt of this invention is explained with reference to drawing 1 - drawing 6 . Drawing 1 is the decomposition perspective view of an isolator. 1 is a case made of resin and is

carrying out insertion mould shaping of an input/output terminal and the grounding terminal 3 here. 2a is one input/output terminal and has formed other input/output terminals and other two grounding terminals in the flank of the left back in drawing. The edge inside two input/output terminals is exposed in the inner base of a case 1. The ferrite plate whose 5 is the ferrimagnetic substance, the capacitor by which 7a and 7b use the vertical side in drawing as an electrode, and 8 are chip resistors. 9 is a lower yoke which consists of a ferromagnetic. Inside a case 1, Capacitors 7a and 7b and a chip resistor 8 are arranged, respectively, and it contains to the crevice which constitutes the ferrite plate 5 with a case 1 and the lower yoke 9. 14 is an insulating substrate and forms the 1st center-electrode 4a and 2nd center-electrode 4b which intersect the vertical side by whenever [predetermined / within the limits of 90 to 100 degrees / crossed-axes-angle]. One edge of these two center electrodes 4a and 4b is pulled out on the underside in drawing through the through hole. Moreover, the other-end sections are connected through a through hole. This substrate 14 is formed by carrying out pattern NINGU of the RF circuit board which stuck copper foil on both sides of an insulating base material. 6 is a magnet for impressing a static magnetic field to center electrodes 4a and 4b and the ferrite plate 5. 10 is an up yoke which consists of a ferromagnetic, and is sticking the magnet 6 on the inner surface (underside in drawing) of this up yoke 10.

[0021] Each part is constituted as mentioned above, the ferrite plate 5 is contained inside a case 1, Capacitors 7a and 7b are laid, and a substrate 14 is laid so that these capacitors 7a and 7b may be put by Hazama with a case 1. Moreover, a chip resistor 8 is mounted in the underside in drawing of a substrate 14 so that between each edge of the 2nd center electrode 4a and 4b may be connected with the 1st. And an isolator is constituted as a whole by putting installation and the up yoke 10 which attached the magnet 6 beforehand for the lower yoke 9 on the lower part of a case 1.

[0022] Drawing 2 is the sectional view of the body of the above-mentioned isolator. As shown in this drawing, the solder resist film 11 is formed all over both sides of a substrate 14. Therefore, the solder resist film 11 exists in the front face of 1st center-electrode 4a and 2nd center-electrode 4b, respectively. Therefore, even if a magnet 6 sticks to a substrate 14 side, only the thickness of the solder resist film 11 will estrange a magnet 6 and 1st center-electrode 4a. Moreover, spacing of a center electrode and the up yoke outside drawing will also be estranged to a part for the layer of the solder resist film, and a

pan. Between the ferrite plate 5 and 2nd center-electrode 4b will be similarly estranged by the thickness of the solder resist film 11 at least. The above-mentioned solder resist film 11 is 50 micrometers or more, and the thickness of the 1st-2nd center electrode is 30 micrometers or more.

[0023] Here, the result of having asked for the distance of Hazama of a magnet and a center electrode and relation with an insertion loss (IL) is shown in (A) of drawing 12 . If the distance of a magnet and a center electrode is near, the high frequency current by the eddy current will flow to a magnet, and power will be consumed with magnetic electric resistance. Moreover, since the dielectric tangent ($\tan\delta$) of a magnet is large, dielectric loss will also become large if a magnet is stuck to a center electrode. Furthermore, the high frequency current by the eddy current flows, and power is consumed with the electric resistance of a yoke, so that spacing of a yoke and a center electrode becomes narrow. An insertion loss increases according to these causes.

[0024] In order to make this loss small, between a center electrode and magnets and between a center electrode and yokes are made to estrange by the solder resist film, but in a dimension 5mmx5mmx2mm isolator, when changing the thickness of the above-mentioned solder resist film, an insertion loss (IL) changes, as shown in (A) of drawing 12 . Thus, although an insertion loss (IL) decreases, it is suddenly saturated with the neighborhood exceeding 50 micrometers, so that the thickness of the solder resist film becomes thick. An insertion loss is 1.3dB when the thickness of this solder resist film is 50 micrometers. Moreover, generally the insertion loss required of the isolator of the above-mentioned dimension is less than 1.3dB. Then, thickness of the above-mentioned solder resist film 11 is set to 50 micrometers or more.

[0025] Next, the result of having asked for the thickness of a center electrode and relation with an insertion loss (IL) is shown in (B) of drawing 12 . Thickness of the solder resist film is set to 50 micrometers mentioned above here. Since the electric resistance becomes small (Q becomes large), an insertion loss becomes small, so that the thickness of a center electrode becomes thick. When changing the thickness of this center electrode, an insertion loss (IL) changes, as shown in drawing 12 (B). Thus, although an insertion loss (IL) decreases, it is suddenly saturated with the neighborhood exceeding 30 micrometers, so that the thickness of a center electrode becomes thick. An insertion loss is 1.3dB when the thickness of this center electrode is 30 micrometers. Moreover, since the insertion loss demanded is generally less than 1.3dB as above-mentioned, thickness of the above-mentioned

center electrodes 4a and 4b is set to 30 micrometers or more. However, in order to make the height of an isolator thin as much as possible, center electrodes 4a and 4b are made into the thickness approximated to 30 micrometers or it.

[0026] Drawing 3 is the circuit diagram of the above-mentioned isolator. However, in this example, the ferrite plate 5 is drawn in the shape of a disk type. As shown in drawing, 1st center-electrode 4a is connected between input terminal 2a and a grounding terminal 3. 2nd center-electrode 4b is connected between output terminal 2b and a grounding terminal 3. It becomes the circuit where the capacitor C1 was connected between input terminal 2a and a grounding terminal 3, the 2nd capacitor C2 was connected between *****, output terminal 2b, and a grounding terminal 3, and Resistance R was further connected between input terminal 2a and output terminal 2b.

[0027] A circuit diagram for drawing 4 to explain the principle of operation of the above-mentioned isolator and drawing 5 are the representative circuit schematics of an isolator. In drawing 4, an arrow head is the sense of the high-frequency field under a center electrode. If transparency of the signal of the forward direction is considered now, as shown in (A) of drawing 4, the ends of Resistance R will serve as the equiphase said amplitude, and a current will not flow for Resistance R, but the input signal from input terminal 2a will be outputted from output terminal 2b as it is.

[0028] Considering the incidence of the signal of hard flow, as shown in (B), it becomes hard flow, the signal of an opposite phase occurs to the ends of Resistance R, and power consumption is carried out to the case where the sense of the high-frequency field which passes the ferrite plate 5 is (A) by Resistance R. Therefore, from input terminal 2a, a signal is not outputted ideally.

[0029] Actually, according to whenever [crossed-axes-angle / of the above-mentioned center electrodes 4a and 4b], and angle of rotation of the plane of polarization by Faraday rotation, it is with the time of forward direction transparency of a signal, and hard flow incidence, and the phase contrast of the above-mentioned resistance ends changes.

Therefore, whenever [reinforcement / of an external magnetic field / and crossed-axes-angle / of center electrodes 4a and 4b] is appointed so that the isolation property that an insertion loss is small and high may be acquired. Since the reinforcement of the field impressed to a ferrite plate is usually 0.09-0.17 [T], if it sets up whenever [crossed-axes-angle / of center electrodes 4a and 4b] within the limits of 90 to 100 degrees, the isolation property that an insertion

loss is small and high will be acquired.

[0030] The above-mentioned actuation is that the phase contrast of S12 (hard flow propagation signal) and S21 at the time of removing Resistance R (forward direction transparency signal) becomes 180 degrees in the equal circuit of drawing 5 . If a difference is in the inductances L1 and L2 of center electrodes 4a and 4b, capacitors C1 and C2 will be formed and the value of the electrostatic capacity will be made equal although phase contrast will shift from 180 degrees, a gap of the above-mentioned phase contrast will be suppressed. even if the amplitude difference of S21 and S12 is about 0.2dB, in order [then,] to set an isolation to 30dB or more theoretically -- the difference of the capacity value of the above-mentioned capacitors 7a and 7b (C1, C2) -- ± 0.05 (5%) -- abbreviation -- it is made equal. Thereby, even if dispersion is in the pattern formation dimension of the 1st-2nd center electrode, a good isolation property is acquired.

[0031] Drawing 6 compares the insertion-loss property of the isolator concerning this operation gestalt, and the conventional isolator. In the case of the isolator which A requires for this operation gestalt, B is the case where it is the isolator which does not have the solder resist film in a substrate front face. Thus, with the solder resist film on the front face of a substrate, by having made the center electrode and the magnet estrange, a large frequency range can be covered and an insertion loss can be reduced.

[0032] Next, the configuration of the isolator concerning the 2nd operation gestalt is explained with reference to drawing 7 . Drawing 7 is the sectional view of the body of the isolator concerning the 2nd operation gestalt, is made to correspond to drawing 2 shown as 1st operation gestalt, and is expressed. In this example, the insulating film 13 is stuck on the front face facing the substrate side of a magnet 6. Moreover, the solder resist film is not formed in the front face of the center electrodes 4a and 4b of both sides of a substrate 14. Even if it is such structure, between a magnet 6 and center-electrode 4a can be made to estrange by the thickness of the insulating film 13 at least, power loss with a magnet 6 is suppressed, and an insertion-loss property is improved. In addition, the solder resist film may be formed in the front face of the substrate 14 in which center electrodes 4a and 4b were formed, with the structure shown in drawing 7 . Only predetermined distance can make between a magnet 6 and center-electrode 4a estrange by the thickness of the solder resist film, and the thickness of the insulating film 13 with this.

[0033] Next, the configuration of the isolator concerning the 3rd

operation gestalt is explained with reference to drawing 8 - drawing 11 . Drawing 8 is the decomposition perspective view of an isolator. 1 is a case made of resin and is carrying out insertion mould shaping of an input/output terminal and the grounding terminal 3 here. 2b is one input/output terminal and has formed other input/output terminals and other two grounding terminals in the flank of the left back in drawing. The edge inside two input/output terminals is exposed in the inner base of a case 1. The ferrite plate whose 5 is the ferrimagnetic substance, the capacitor by which 7a and 7b use the vertical side in drawing as an electrode, and 8 are chip resistors. Inside a case 1, Capacitors 7a and 7b and a chip resistor 8 are arranged, respectively, and the ferrite plate 5 is contained to the crevice constituted with a case 1 and a lower yoke. 4a and 4b are center electrodes which consist of copper foil, respectively, and they are provided, having applied them to the underside from the top face of the ferrite plate 5, so that it may cross in the direction of a vertical angle of the ferrite plate 5 by whenever [predetermined crossed-axes-angle]. 6 is a magnet for impressing a static magnetic field to center electrodes 4a and 4b and the ferrite plate 5. 10 is an up yoke which consists of a ferromagnetic, and is sticking the magnet 6 on the inner surface (underside in drawing) of this up yoke 10. 12 is an insulating spacer which consists of a plate made of the resin of predetermined thickness, and makes between a magnet 6 and center electrodes 4a and 4b estrange. 9 is a lower yoke which consists of a ferromagnetic.

[0034] Each part is constituted as mentioned above, Capacitors 7a and 7b and a chip resistor 8 are laid in the interior of a case 1, and center electrodes 4a and 4b are further laid with the ferrite plate 5. In the condition, Capacitors 7a and 7b are put between the electrode within a case 1, and center electrodes 4a and 4b. And an isolator is constituted as a whole by putting installation and the up yoke 10 which attached the magnet 6 beforehand for the lower yoke 9 on the lower part of a case 1.

[0035] Drawing 9 is the sectional view of the body of the above-mentioned isolator. However, in this drawing, the lower yoke 9 and the up yoke 10 are omitted. As shown in drawing, it has insulated with the insulating film 15 between center electrodes 4a and 4b. The insulating spacer 12 is arranged so that it may put between the edge of center electrodes 4a and 4b, and a magnet 6, and it is maintaining between a magnet 6 and center-electrode 4b at predetermined spacing.

[0036] In addition, although the I/O impedance of an isolator changes with the thickness of the ferrite plate 5, and the die length of a center electrode, loss by the impedance mismatch is reduced by doubling

the impedance with the impedance of an I/O line. Although the ferrite plate 5 of thickness with which the base of the ferrite plate 5 is located more nearly up than the base of a case 1 is used in this example, a case 1 may be made thin and the ground electrode of the center electrode on the underside of the ferrite plate 5 may be stuck to a lower yoke.

[0037] Drawing in which drawing 10 shows the frequency characteristics of the above-mentioned isolator, and drawing 11 are drawings showing the frequency characteristics of the isolator as comparison contrast. For (A), in drawing 10 and drawing 11, an input reflection property (S11) and (B) are [an isolation property (S12) and (D of a passage property (S21) and (C))] output reflection properties (S22).

[0038] Here, the isolator which shows the property of drawing 10 makes 90 degrees whenever [two crossed-axes-angles / of a center electrode], and as shown in drawing 5, it connects resistance between I/O. Moreover, the isolator which shows the property of drawing 11 has three center electrodes of 120 degrees whenever [crossed-axes-angle], and grounds the end of the 3rd center electrode through resistance. The dimension of the ferrite plate used with these two isolators is the same.

[0039] Thus, although a broadband is covered and a good isolation property is acquired using two center electrodes by having made whenever [that crossed-axes-angle] narrower than 120 degrees, using such two center electrodes, by aiming at reduction of an insertion loss in the isolator which narrowed whenever [that crossed-axes-angle] from 120 degrees, a large frequency band can be covered, and it is small, and an insertion loss can cover a broadband and can acquire a good isolation property in this invention.

[0040] Next, the configuration of a communication device is explained with reference to drawing 13. Using various kinds of above-mentioned isolators, as shown in (A) of drawing 13, an isolator is formed in the oscillation output section of oscillators, such as VCO, and the reflected wave from the sending circuit connected to the output section of an isolator is made not to carry out incidence to an oscillator. This raises the oscillation stability of an oscillator.

[0041] Moreover, as shown in (B) of drawing 13, an isolator is formed in the input section of a filter and an isolator is used for adjustment. This constitutes a constant impedance filter. Such a circuit is established in the transceiver circuit section, and a communication device is constituted.

[0042] In addition, what is necessary is just to remove the chip resistor 8 (for it to be Resistance R in the equal circuit shown in

drawing 3 and drawing 4) shown with the operation gestalt, in constituting the gyrator (irreversible phase machine) which shows the property that phase lags differ, according to the transparency direction between two ports although each operation gestalt shown above showed the example used as an isolator.

[0043]

[Effect of the Invention] According to invention according to claim 1, adhesion with a center electrode and a magnet is avoided, association with the high-frequency field and magnet by the 1st or 2nd center electrode becomes weaker, and loss by the high frequency current by which induction is carried out to a magnet is also reduced.

[0044] Since an insulating spacer can be formed only by covering the resist film to the substrate in which the conductor pattern was formed according to invention according to claim 2, the whole structure is simplified and components mark are also stopped.

[0045] According to invention according to claim 3, the mounting structure of resistance becomes easy and can constitute an isolator easily.

[0046] According to invention according to claim 4, the conductor loss according [the conductor loss by the center electrode itself] to ***** and a magnet is also suppressed efficiently. Therefore, an insertion loss can be reduced to the whole efficiently well.

[0047] In order to use the insulating film which stuck the insulating film on the magnet as an insulating spacer between a magnet and a center electrode according to invention according to claim 5, the structure for holding an insulating spacer becomes easy, and the assembly also becomes easy.

[0048] According to invention according to claim 6, the isolation property that an insertion loss is low and high is acquired.

[0049] According to invention according to claim 7, a center electrode can be arranged to the vertical angle of the ferrimagnetic substance, a long center electrode can be arranged efficiently, and even if the ferrimagnetic substance is small, a low loss property is acquired. Moreover, since it can constitute by the approach of starting from the ferrimagnetic substance of tabular or a rectangular parallelepiped configuration, the manufacture becomes easy.

[0050] According to invention according to claim 8, even if a difference is in the inductance of the 1st-2nd center electrode, the difference of the phase of the forward direction transparency signal from an input terminal to an output terminal and the phase of the hard flow transparency signal from an output terminal to an input terminal becomes

180 degrees, and a desired isolation property can be acquired.

[0051] According to invention according to claim 9, with a yoke, the 1st-2nd center electrode and capacitor serve as touch-down potential, and are shielded. Therefore, spurious generating is suppressed.

[0052] According to invention according to claim 10, when a yoke separates from a center electrode, the high frequency current generated in a yoke is suppressed, and Q becomes high and does so the effectiveness that an insertion loss decreases.

[0053] Since according to invention according to claim 11 ground connection becomes strong and an unnecessary inductance and an electrostatic-capacity component are stopped, a direct wave is reduced and the effectiveness that bandwidth becomes large is done so.

[0054] According to invention according to claim 12, the communication device whose property was stable in low loss is obtained by preparing the non-reciprocal circuit component which has an isolation property, for example in the output section of an oscillator circuit, and the input section of a filter etc.

[Translation done.]

* NOTICES *

JPO and NCIP are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] The decomposition perspective view of the isolator concerning the 1st operation gestalt

[Drawing 2] The sectional view of the body of this isolator

[Drawing 3] The circuit diagram of this isolator

[Drawing 4] The circuit diagram for explaining the principle of operation of this isolator

[Drawing 5] The representative circuit schematic of this isolator

[Drawing 6] Drawing showing the example of the insertion-loss property

of this isolator and the conventional isolator

[Drawing 7] The sectional view of the body of the isolator concerning the 2nd operation gestalt

[Drawing 8] The decomposition perspective view of the isolator concerning the 3rd operation gestalt

[Drawing 9] The sectional view of the body of this isolator

[Drawing 10] Drawing showing the frequency characteristics of this isolator

[Drawing 11] Drawing showing the frequency characteristics of the conventional isolator as an example of a comparison of the isolator concerning the 3rd operation gestalt

[Drawing 12] Drawing showing the relation between the thickness of the solder resist film, and an insertion loss, and the relation between the thickness of a central conductor, and an insertion loss

[Drawing 13] The block diagram showing the configuration of the body of the communication device concerning the 4th operation gestalt

[Description of Notations]

1-case

2-input/output terminal

3-grounding terminal

4-center electrode

5-ferrite plate

6-magnet

7-capacitor

8-chip resistor

9-lower yoke

10-up yoke

11-solder resist film

12-insulation spacer

13-insulation film

14-substrate

15-insulation film

[Translation done.]

* NOTICES *


JPO and NCIP are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.


- 2.**** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DRAWINGS



[Drawing 1]



[Drawing 5]




[Drawing 12]




[Drawing 13]



[Drawing 2]




[Drawing 3]




[Drawing 4]


(A) 抵抗両端の位相差0度




(B) 抵抗両端の位相差180度




[Drawing 7]




[Drawing 6]




[Drawing 8]







[Drawing 9]



[Drawing 10]



[Drawing 11]



[Translation done.]

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☒ FADED TEXT OR DRAWING
- ☒ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☒ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☒ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.